SPS-Programm in VHDL übersetzen??

DAN_990

Level-1
Beiträge
3
Reaktionspunkte
0
Zuviel Werbung?
-> Hier kostenlos registrieren
Hallo.

Ich habe ein SPS-Programm das ich unbedingt in VHDL übersetzen möchte.

Gibt es für die Simatic ein Übersetzungstool für diese Aufgabe?:confused:

Danke schon mal für die Antworten!

MFG
Daniel
 
Für was für eine Anwendung bzw. was für einen Einsatz brauchst du eine VHDL-Version deines SPS-Programms?
 
Zuviel Werbung?
-> Hier kostenlos registrieren
also ein tool wird es dafür wohl nicht geben, aber ich kenne da einen, der eins schreiben könnte :ROFLMAO:

...aber mal ernsthaft: ist dein S7-programm in SCL geschrieben, so sollte die umsetzung, bis auf ein paar interne funktionen, recht fix zu machen gehen, sind ja beides hochsprachen mit ähnlicher syntax ... ansonsten gilt: die S7-architektur wirst du kaum nachbilden können, also lieber neu schreiben und auf die möglichkeiten deines boards eingehen ...

wo soll das ganze denn eingesetzt werden?
 
Hallo.

Ich habe ein SPS-Programm das ich unbedingt in VHDL übersetzen möchte.
Gibt es für die Simatic ein......MFG Daniel

Hallo Daniel,

also wenn du mehr heraus bekommst, dann schreibe mal deine Informationen hier nieder. Würde mich auch sehr interessieren. Da ja VHDL mit dem richtigen Chip sehr schnell ist. Wo bei ich auch denke, dass sich in den nächsten Jahre die Entwicklung in diese Richtung bewegen wird!

Also dann mal frohes schaffen!

:D
 
Zuviel Werbung?
-> Hier kostenlos registrieren
Codesys auf einem NIOS laufen zu lassen, wäre ja auch "nur" eine andere SPS.
Ich denke, die Idee ist doch, die Hardware des FPGA direkt die Logik des SPS-Programms ausführen zu lassen?
Die einzelnen Netzwerke wären dann parallel in dem FPGA vorhanden, anstatt sie sequentiell abzuarbeiten.
Für Bitlogik sicher einfach machbar.
Für Integer-Arithmetik wäre es wohl auch noch vorstellbar, jeder Berechnung ihren Addiererer zu spendieren, aber wo hört es auf ??
Es könnte also eine S7-Emulation im FPGA geben (vielleicht hat VIPA ja sowas als IP core?) und zusätzlich als "high speed" gekenzeichnete Teile, die direkt auf die Gatter des FPGA abgebildet werden.
 
Zurück
Oben