PDA

View Full Version : SPS-Programm in VHDL übersetzen??



DAN_990
27.08.2008, 14:59
Hallo.

Ich habe ein SPS-Programm das ich unbedingt in VHDL übersetzen möchte.

Gibt es für die Simatic ein Übersetzungstool für diese Aufgabe?:confused:

Danke schon mal für die Antworten!

MFG
Daniel

Cerberus
27.08.2008, 15:02
Für was für eine Anwendung bzw. was für einen Einsatz brauchst du eine VHDL-Version deines SPS-Programms?

DAN_990
27.08.2008, 15:13
Wir haben uns ein Altera-Board zugelegt und wollen damit nun etwas herum

spielen.

Cerberus
27.08.2008, 15:21
Interessanter Ansatz!

Habe leider keine Ahnung, ob und wie eine solche Umsetzung möglich ist.

DAN_990
27.08.2008, 15:26
Trotzdem danke!

vierlagig
27.08.2008, 15:30
also ein tool wird es dafür wohl nicht geben, aber ich kenne da einen, der eins schreiben könnte :icon_mrgreen:

...aber mal ernsthaft: ist dein S7-programm in SCL geschrieben, so sollte die umsetzung, bis auf ein paar interne funktionen, recht fix zu machen gehen, sind ja beides hochsprachen mit ähnlicher syntax ... ansonsten gilt: die S7-architektur wirst du kaum nachbilden können, also lieber neu schreiben und auf die möglichkeiten deines boards eingehen ...

wo soll das ganze denn eingesetzt werden?

JesperMP
27.08.2008, 16:26
Vielleicht ist IEC61131-3 ein bessere Wahl als VHDL.
3S (CoDeSys) hat ein SPS RT das auch auf Altera Nios II einsetzbar ist:
http://www.3s-software.com/index.shtml?en_compilers

Ein übersetzer von S7 nach IEC61131-3 gibt es nicht. Aber S7 und IEC61131-3 sind am mindestens funktionel vergleichbar.

Rdata
28.08.2008, 16:45
Hallo.

Ich habe ein SPS-Programm das ich unbedingt in VHDL übersetzen möchte.
Gibt es für die Simatic ein......MFG Daniel

Hallo Daniel,

also wenn du mehr heraus bekommst, dann schreibe mal deine Informationen hier nieder. Würde mich auch sehr interessieren. Da ja VHDL mit dem richtigen Chip sehr schnell ist. Wo bei ich auch denke, dass sich in den nächsten Jahre die Entwicklung in diese Richtung bewegen wird!

Also dann mal frohes schaffen!

:D

Zottel
29.08.2008, 12:26
Codesys auf einem NIOS laufen zu lassen, wäre ja auch "nur" eine andere SPS.
Ich denke, die Idee ist doch, die Hardware des FPGA direkt die Logik des SPS-Programms ausführen zu lassen?
Die einzelnen Netzwerke wären dann parallel in dem FPGA vorhanden, anstatt sie sequentiell abzuarbeiten.
Für Bitlogik sicher einfach machbar.
Für Integer-Arithmetik wäre es wohl auch noch vorstellbar, jeder Berechnung ihren Addiererer zu spendieren, aber wo hört es auf ??
Es könnte also eine S7-Emulation im FPGA geben (vielleicht hat VIPA ja sowas als IP core?) und zusätzlich als "high speed" gekenzeichnete Teile, die direkt auf die Gatter des FPGA abgebildet werden.