elektroniktommy
Level-2
- Beiträge
- 57
- Reaktionspunkte
- 14
-> Hier kostenlos registrieren
Hallo,
ich habe mehrere Feedback-Bausteine in einem Projekt benutzt. Diese Bausteine sind so konfiguriert das sie quittiert werden müssen. Beim Neustart der CPU habe ich immer einen Fehler der erst quittiert werden muß! Im normalen Betrieb funktrioniert der Baustein so wie er soll. Ist dieses Verhalten des Bausteins so gewollt oder handelt es sich um einen Fehler des Bausteins?
Hat jemand das auch so festgestellt oder was mache ich Falsch?
Folgende Diagnoseinfo liefert der Baustein
Diagnose FDBACK-Baustein "B#16#45" --> Bit 0, Bit 2 und Bit 6 sind gesetzt
Bit_0 Rücklesefehler oder falsche Rücklesezeit eingestellt
Bit_1 Passivierung der vom Ausgang Q angesteuerten F‑Peripherie/des Kanals
Bit_2 nach Rücklesefehler: Rückleseeingang hat permanent Signalzustand 0
Bit_3 Reserve
Bit_4 Reserve
Bit_5 bei Rücklesefehler: Eingang ACK hat permanent Signalzustand 1
Bit_6 Quittierung erforderlich
Bit_7 Zustand Ausgang Q
Gruß Tommy
ich habe mehrere Feedback-Bausteine in einem Projekt benutzt. Diese Bausteine sind so konfiguriert das sie quittiert werden müssen. Beim Neustart der CPU habe ich immer einen Fehler der erst quittiert werden muß! Im normalen Betrieb funktrioniert der Baustein so wie er soll. Ist dieses Verhalten des Bausteins so gewollt oder handelt es sich um einen Fehler des Bausteins?
Hat jemand das auch so festgestellt oder was mache ich Falsch?
Folgende Diagnoseinfo liefert der Baustein
Diagnose FDBACK-Baustein "B#16#45" --> Bit 0, Bit 2 und Bit 6 sind gesetzt
Bit_0 Rücklesefehler oder falsche Rücklesezeit eingestellt
Bit_1 Passivierung der vom Ausgang Q angesteuerten F‑Peripherie/des Kanals
Bit_2 nach Rücklesefehler: Rückleseeingang hat permanent Signalzustand 0
Bit_3 Reserve
Bit_4 Reserve
Bit_5 bei Rücklesefehler: Eingang ACK hat permanent Signalzustand 1
Bit_6 Quittierung erforderlich
Bit_7 Zustand Ausgang Q
Gruß Tommy